

BP 2	Prozessorvergabe - Multiprozessoren: Anwendungsfäden
5.3	Prozessorvergabe auf Anwendungsebene (user level threads) <i>Belloso, F.: Three Dimensions of Scheduling. Arbeitsberichte des IMMD, Band 31, Nummer 12, Dezember 1998, 192 Seiten.</i> Prozessorvergabe auf Anwendungsebene besser an Aufgabenstellung anpaßbar - Alle Schedulingoperationen im gleichen Adreßraum ➔ Reduktion von Fehlzugriffen - Vergabealgorithmen können an Aufgabe angepaßt werden, z. B. Verzicht auf verdrängende Zuordnung - Bessere Anpaßbarkeit der Datenstrukturen für Verwaltungsdaten Besondere Berücksichtigung der Fähigkeiten von NUMA-Architekturen möglich • Möglichst keine globalen Datenstrukturen (Warteschlangen, Koordinierungsobjekte) wegen der Gefahr von Engpässen • Zuordnung zu Prozessor mit gutem Zugang zu den benötigten Daten • Vorausschauendes Puffern zur besseren Überlappung von Berechnung und Transport
25.06.01	Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig 5.3-1

BP 2	Prozessorvergabe - Multiprozessoren: Anwendungsfäden
25.06.01	Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig 5.3-3

BP 2	Prozessorvergabe - Multiprozessoren: Anwendungsfäden								
25.06.01	Beispielhafte Realisierung für Convex SPP 1000 (Architektur sehr ähnlich HP 9000 V2500) <table border="1"> <thead> <tr> <th>Speicherhierarchie</th> <th>Latenz in Taktzyklen</th> </tr> </thead> <tbody> <tr> <td>Prozessor-Cache</td> <td>1</td> </tr> <tr> <td>Knotenlokaler ASP</td> <td>50</td> </tr> <tr> <td>Ferner ASP</td> <td>200</td> </tr> </tbody> </table> ① ② ③	Speicherhierarchie	Latenz in Taktzyklen	Prozessor-Cache	1	Knotenlokaler ASP	50	Ferner ASP	200
Speicherhierarchie	Latenz in Taktzyklen								
Prozessor-Cache	1								
Knotenlokaler ASP	50								
Ferner ASP	200								
25.06.01	Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig 5.3-2								


BP 2	Prozessorvergabe - Multiprozessoren: Anwendungsfäden
25.06.01	Vergleich zentraler und verteilter Haltung des Pools für Kontrollblöcke Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig 5.3-4


BP 2	Prozessorvergabe - Multiprozessoren: Anwendungsfäden							
	☐ Schnelle Umschaltung - Durch Prozessorumschalter-Faden - Vorausschauend - Vergleich von Umschaltzeiten <table> <thead> <tr> <th>Operation</th><th>Takt Zyklen</th></tr> </thead> <tbody> <tr> <td>Kontextumschaltung zwischen Fäden mit den zugehörigen Informationen im Cache</td><td>153</td></tr> <tr> <td>Kontextumschaltung zwischen Fäden im gleichen Knoten</td><td>1122</td></tr> <tr> <td>Kontextumschaltung zwischen Fäden in unterschiedlichen Knoten</td><td>1805</td></tr> </tbody> </table>	Operation	Takt Zyklen	Kontextumschaltung zwischen Fäden mit den zugehörigen Informationen im Cache	153	Kontextumschaltung zwischen Fäden im gleichen Knoten	1122	Kontextumschaltung zwischen Fäden in unterschiedlichen Knoten
Operation	Takt Zyklen							
Kontextumschaltung zwischen Fäden mit den zugehörigen Informationen im Cache	153							
Kontextumschaltung zwischen Fäden im gleichen Knoten	1122							
Kontextumschaltung zwischen Fäden in unterschiedlichen Knoten	1805							
25.06.01	Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig 5.3-5							


BP 2	Prozessorvergabe - Multiprozessoren: Anwendungsfäden
	Zugehörige Übergangsmatrix $P = \begin{bmatrix} 0.1000 & \dots & 0 \\ 0 & \frac{1}{N} & \dots & 0 \\ 0 & 0 & \frac{2}{N} & \dots & 0 \\ \vdots & \vdots & \vdots & \ddots & \vdots \\ 0 & 0 & \dots & 0 & \frac{N-1}{N} \\ 0 & 0 & \dots & 0 & 0 \end{bmatrix}$ ➔ Mittlere Größe des Fußabdrucks, wenn zunächst v Pufferzeilen gültig sind nach n Fehlzugriffen: $F_v^n = \sum_{j=0}^n j \cdot p^n [y_j]$
25.06.01	Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig 5.3-7


BP 2	Prozessorvergabe - Multiprozessoren: Anwendungsfäden
	☐ Reload Transient Model Bei Zuordnung Berücksichtigung der Arbeitsmenge eines Fadens, die sich im Pufferspeicher befindet; im weiteren als "Fußabdruck" (footprint) bezeichnet Wie kann die Größe des Fußabdrucks ermittelt werden? Abschätzung anhand eines Markovmodells Laufende Fäden steigern die Zahl der gültigen Pufferspeicherzeilen (alle N Pufferspeicherzeilen gleich häufig angesprochen) Zahl gültiger Zeilen
25.06.01	Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig 5.3-6

BP 2	Prozessorvergabe - Multiprozessoren: Anwendungsfäden
	• Direkt abgebildeter Pufferspeicher, 64 Zeilen (ähnlich bei anderer Pufferzeilenzahl)
25.06.01	Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig 5.3-8

BP 2	Prozessorvergabe - Multiprozessoren: Anwendungsfäden
♦	Verlust gültiger Cachezeilen • Blockierte Fäden verlieren Cachezeilen auf Grund von Fehlzugriffen anderer Fäden 
25.06.01	Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig 5.3-9

BP 2	Prozessorvergabe - Multiprozessoren: Anwendungsfäden
	• Schätzung der erwarteten Fehlzugriffe beim Wiederanlauf  Wiederanlauf des Threads mit minimalem Reload Transient  • Auswahl des Fadens mit dem geringsten Aufwand zur Wiederherstellung seines letzten Fußabdruck
25.06.01	Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig 5.3-11

BP 2	Prozessorvergabe - Multiprozessoren: Anwendungsfäden
	Mittlere Zahl gültig bleibender Zeilen, wenn zunächst v Pufferzeilen gültig sind, nach n Fehlzugriffen  Gültig bleibende Zeilen Größe des Fußabdrucks Fehlzugriffe
25.06.01	Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig 5.3-10

BP 2		Prozessorvergabe - Multiprozessoren: Anwendungsfäden
25.06.01	♦	Messungen Verglichene Strategien - No Affinity: Zuordnung nach LIFO - Virtual Time: Zuordnung des jüngst zugeordneten - Minimal Misses: Zuordnung des Fadens, der während letzter Bearbeitung die wenigsten Fehlzugriffe verursachte - Minimal Sum: Zuordnung des Fadens, der bislang die wenigsten Fehlzugriffe verursachte - Reload Transient: Zuordnung nach minimalem geschätztem Wiederherstellungsaufwand für seinen Fußabdruck Beispiel:  Active Threads Smoother
		Universität Erlangen-Nürnberg, Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme), F. Hofmann Reproduktion jeder Art oder Verwendung dieser Unterlage zu Lehrzwecken außerhalb der Universität Erlangen-Nürnberg ist ohne Genehmigung des Autors unzulässig 5.3-12

