Systemprogrammierung

Prozesssynchronisation: Befehlssatzebene

Wolfgang Schröder-Preikschat

Lehrstuhl Informatik 4

18. November 2014

©wosch (Lehrstuhl Informatik 4)

Systemprogrammierung

SP2 # WS 2014/15

1 / 34

C | X-4 Befehlssatzebene

1 Vorwort

Prozesssynchronisation auf der Befehlssatzebene

Alleinstellungsmerkmal dieser Abstraktionsebene sind allgemein die in der **CPU** manifestierten Fähigkeiten eines Rechensystems, hier:

- (a) in Bezug auf die Bereitstellung von Spezialbefehlen und
- (b) hinsichtlich der Semantik dieser Befehle zur Prozessverarbeitung

Techniken zur Synchronisation gleichzeitiger Prozesse können demzufolge nur auf sehr einfache, elementare Konzepte zurückgreifen

zu (a) die Möglichkeit, externe/interne Prozesse aussperren zu können

Unterbrechungssperre

X

Schlossvariable, Umlaufsperre

X

- zu (b) die Möglichkeit, kritische Abschnitt so ausformulieren zu können, dass gleichzeitige Prozesse nicht ausgesperrt werden
 - nichtblockierende Synchronisation

X

- Unterbrechungssteuerung
 - Prinzip
 - Implementierung
- 2 Schlossvariable
 - Definition
 - Implementierung
 - Diskussion
- 3 Nichtblockierende Synchronisation
 - Prinzip
 - Elementaroperation
 - Anwendung
 - Diskussion
- 4 Zusammenfassung
- 6 Anhang

©wosch (Lehrstuhl Informatik 4)

Systemprogrammierung

SP2 # WS 2014/15

3 / 34

C | X-4 Befehlssatzebene

2 Unterbrechungssteuerung

2.1 Prinzip

Kontrolle asynchroner Programmunterbrechungen

Ansatz: asynchrone Programmunterbrechungen entweder verhindern oder tolerieren, und zwar durch Verzögerung der...

überlappenden Aktivität \mapsto pessimistisches Verfahren

• Spezialbefehle der $\left\{ \begin{array}{l} {\sf Ebene_2: \ cli, sti(x86)} \\ {\sf Ebene_3: \ sigprocmask(POSIX)} \end{array} \right\}$ "hart"

überlappten Aktivität → optimistisches Verfahren

• durch Spezialbefehle und Programme der Ebene 2:

CISC \hookrightarrow CAS (IBM 370, m68020+), CMPXCHG (i486+) RISC \hookrightarrow LL/SC (DEC Alpha, MIPS, PowerPC)

ohne Spezialbefehle → BS/BST

"weich"

Unterbrechungen sperren: einfach — aber nicht immer zweckmäßig

• Faustregel: harte Synchronisation ist möglichst zu vermeiden

Wiedersehen mit einem alten Problem: Uberlapptes Zählen

```
int wheel = 0;
```

```
Plötzlich...
void __attribute__ ((interrupt))
niam () {
    wheel++;
}
```

```
Schlecht...
main () {
    for (;;)
        printf("%u\n", wheel++);
}
```

Wettlaufsituation

- kritischer Abschnitt: ++
- Laufgefahr vorbeugen
- ELOP int fai(int*)

```
Besser...
main () {
    for (;;)
        printf("%u\n", fai(&wheel));
}
```

unteilbares Zählen konstruktiv und problemadäguat sicherstellen

©wosch (Lehrstuhl Informatik 4)

Systemprogrammierung

SP2 # WS 2014/15

5 / 34

C | X-4 Befehlssatzebene

2 Unterbrechungssteuerung

2.1 Prinzip

Verhinderung vs. Tolerierung von *Interrupts*

Verhinderung int fai (int *ref) { int aux; asm volatile ("cli"); aux = (*ref)++;asm volatile ("sti"); return aux; }

Tolerierung

```
int fai (int *ref) {
    int aux = 1;
    asm volatile ("xaddl %0,%1"
        : "=g" (aux), "=m" (*ref)
        : "0" (aux), "m" (*ref));
    return aux;
}
```

- Komplexbefehl der Ebene 3
- privilegierte Befehle cli/sti
- Elementaroperation des BS
- Komplexbefehl der Ebene 2
- unprivilegierter Befehl xadd
- Elementaroperation der CPU

Beachte: Multiprozessorbetrieb

die Befehle haben nur lokale Signifikanz f
ür "ihren" Prozessor(kern)

Unterbrechungssperre: x86

```
typedef unsigned short irq_t; // flags register placeholder
                               // disable interrupts at CPU
void irq_block();
void irq_admit();
                               // enable interrupts at CPU
irq_t irq_avert();
                               // save CPU interrupt level then block
void irq_treva(irq_t);
                               // restore saved CPU interrupt level
void irq_block() {
                                      void irq_admit() {
    asm volatile("cli");
                                          asm volatile("sti");
}
                                      }
irq_t irq_avert() {
                                      void irq_treva(irq_t flags) {
                                          asm volatile(
    irq_t flags;
    asm volatile(
                                              "push %0; popf"
        "pushf; pop %0; cli"
                                              : : "g" (flags));
        : "=g" (flags));
    return flags;
}
```

©wosch (Lehrstuhl Informatik 4)

Systemprogrammierung

SP2 # WS 2014/15

7 / 34

C | X-4 Befehlssatzebene

2 Unterbrechungssteuerung

2.2 Implementierung

Schutz kritischer Abschnitte durch Unterbrechungssperre

```
solo-Optionen: Unterbrechungssperre
typedef irq_t solo_t;
```

```
#define CS_ENTER(solo) irq_block()
#define CS_LEAVE(solo) irq_admit()
```

```
#define CS_ENTER(solo) *solo = irq_avert()
#define CS_LEAVE(solo) irq_treva(*solo)
```

- für unverschachtelte KA
- ohne Zustandssicherung
- für verschachtelte KA
- mit Zustandssicherung

Beachte: Unabhängige gleichzeitige Prozesse

• werden unnötig zurückgehalten, obwohl sie den KA nicht durchlaufen

Beachte: Unterbrechungsverzögerung

- die größte WCET ^a aller durch Unterbrechungssperre gesicherten KA
- erhöhtes Risiko des Verlusts von Unterbrechungsanforderungen

^aAbk. für (engl.) worst case execution time.

- Unterbrechungssteuerung
 - Prinzip
 - Implementierung
- 2 Schlossvariable
 - Definition
 - Implementierung
 - Diskussion
- 3 Nichtblockierende Synchronisation
 - Prinzip
 - Elementaroperation
 - Anwendung
 - Diskussion
- Zusammenfassung
- 6 Anhang

©wosch (Lehrstuhl Informatik 4)

Systemprogrammierung

SP2 # WS 2014/15

9 / 34

C | X-4 Befehlssatzebene

3 Schlossvariable

3.1 Definition

Schlossvariable (engl. lock variable)

Datentyp, der zwei grundlegende Operationen definiert:

acquire (auch: lock) \models Eintrittsprotokoll

- verzögert einen Prozess, bis das zugehörige Schloss offen ist
 - bei geöffnetem Schloss fährt der Prozess unverzögert fort
- verschließt das Schloss ("von innen"), wenn es offen ist

release (auch: unlock) \models Austrittsprotokoll

• öffnet ein Schloss, ohne den öffnenden Prozess zu verzögern

Implementierungen dieses Konzepts werden auch als **Schlossalgorithmen** (engl. *lock algorithms*) bezeichnet

Schlossalgorithmus: Prinzip — mit Problem(en)

Prinzip: Laufgefahr

```
void lv_acquire (lock_t *lock) {
    while (lock->busy);
    lock->busy = true;
}
```

```
void lv_release (lock_t *lock) {
    lock->busy = false;
}
```

- die Phase vom Verlassen der Kopfschleife bis zum Setzen der Schlossvariablen ist kritisch
- gleichzeitige Prozesse können das Schloss geöffnet vorfinden, dann jeweils schließen und gemeinsam den kritischen Abschnitt belegen

Abprüfen und setzen (engl. test and set, TAS) der Schloßvariablen

• muss als **Elementaroperation** und wirklich atomar ausgelegt sein

©wosch (Lehrstuhl Informatik 4)

Systemprogrammierung

SP2 # WS 2014/15

11 / 34

C | X-4 Befehlssatzebene

3 Schlossvariable

3.2 Implementierung

Schlossvariable atomar abprüfen und setzen

```
Kritischer Abschnitt: solo_t
int tas(lock_t *lock) {
   bool busy;

   CS_ENTER(&lock->gate);
   busy = lock->busy;
   lock->busy = true;
   CS_LEAVE(&lock->gate);

   return busy;
}
```

```
lock_t mit solo-Option:
```

- Verdrängungssperre *oder*
- Unterbrechungssperre
- untauglich für Multiprozessoren

```
Elementaroperation: x86
```

- lock "read-modify-write"
 - atomarer Buszyklus
- xchgb Operandenaustausch
 - tauglich für Multiprozessoren

Umlaufsperre (engl. spin lock)

```
"Drehschloss"
void lv_acquire (lock_t *lock) {
    while (TAS(lock));
}
```

TAS kommt in zwei Varianten (S. 12):

- (a) int tas(lock_t *)
- (b) int tas(volatile bool *)

Gefahr von Leistungsabfall

- pausenloses Schleifen allein nur mit TAS:
 - (a) erhöht das Risiko, Anforderungen von Programmunterbrechungen oder Prozessverdrängungen zu verpassen
 - die Unterbrechungs- bzw. Verdrängungssperre ist fast nur noch gesetzt
 - (b) hindert andere Prozessoren am Buszugang bzw. sorgt für eine überaus hohe Last im Kohärenzprotokoll des Zwischenspeichers
 - der Prozessor führt fast nur noch "read-modify-write"-Zyklen durch
- das Problem verschärft sich massiv, wenn (viele) gleichzeitige Prozesse den Wettstreit (engl. contention) um das "Drehschloss" aufnehmen

©wosch (Lehrstuhl Informatik 4)

Systemprogrammierung

SP2 # WS 2014/15

13 / 34

C | X-4 Befehlssatzebene

3 Schlossvariable

3.2 Implementierung

Sensitive Umlaufsperre

```
Nichtinvasives Warten

void lv_acquire (lock_t *lock) {
    do {
       while (lock->busy);
    } while (TAS(lock));
}
```

Zurücktretendes Warten

```
void lv_acquire(lock_t *lock) {
    while (true) {
        while (lock->busy);
        if (!TAS(lock)) break;
        lv_backoff(lock);
    }
}
```

- nur lesender Zugriff beim Warten
- Zwischenspeicherzeile gemeinsam benutzbar (MESI, [4])
- einmal "read-modify-write" (TAS)
- beruhigend für den Busverkehr

Eigenschaften wie zuvor, zusätzlich:

- Wettstreit (engl. contention) aus dem Wege gehend
- zusätzliche Wartezeit ("back-off") nach gescheitertem TAS
- prozessspezifisch, ansteigend

Exponentielles Zurücktreten (engl. exponential back-off)

• beschränkte Wartezeitverdopplung mit jedem gescheitertem Versuch

C | X-4 Befehlssatzebene 3 Schlossvariable 3.3 Diskussion

Aktives Warten (engl. busy waiting)

Unzulänglichkeit der Schlossalgorithmen: der aktiv wartende Prozess...

- kann keine Änderung der Bedingung herbeiführen, auf die er wartet
- behindert andere Prozesse, die sinnvolle Arbeit leisten könnten
- schadet damit letztlich auch sich selbst

Je länger der Prozess den Prozessor für sich behält, umso länger muss er darauf warten, dass andere Prozesse die Bedingung erfüllen, auf die er selbst wartet.

- in den meisten Fällen sind Effizienzeinbußen in Kauf zu nehmen
- es sei denn, jeder Prozess hat seinen eigenen realen Prozessor(kern)

Allgemein ein nur bedingt effektives Verfahren

notwendige Bedingung hinreichende Bedingung

- kurze Laufzeit des zu schützenden KA
- CPU-Abgabe nach gescheitertem Versuch bei gemeinsam benutzten Prozessor(kern)

©wosch (Lehrstuhl Informatik 4)

Systemprogrammierung

SP2 # WS 2014/15

15 / 34


C | X-4 Befehlssatzebene

3 Schlossvariable


3.3 Diskussion

Aktives Warten ohne Prozessorabgabe

"Spin locking considered harmful"



	T_s	T_q	T_q/T_s
P_1	12	20	1.67
P_2	8	8	1.0



	T_s	T_q	T_q/T_s
P_1	12	24	2.0
P_2	17	23	1.35

Verbesserung: Prozessorabgabe in der Warteschleife (vgl. S. 34)

 $\text{laufend} \mapsto \text{bereit} \\
 \text{laufend} \mapsto \text{blockiert}$

in Laufbereitschaft bleiben

ps_forgo

schlafend die Schlossfreigabe erwarten

ps_sleep

- Unterbrechungssteuerung
 - Prinzip
 - Implementierung
- 2 Schlossvariable
 - Definition
 - Implementierung
 - Diskussion
- Nichtblockierende Synchronisation
 - Prinzip
 - Elementaroperation
 - Anwendung
 - Diskussion
- 4 Zusammenfassung
- 6 Anhang

©wosch (Lehrstuhl Informatik 4)

Systemprogrammierung

SP2 # WS 2014/15

17 / 34

C | X-4 Befehlssatzebene

4 Nichtblockierende Synchronisation

4.1 Motivation

Blockierende Synchronisation "considered harmful"

Probleme von Schlossvariablen, Semaphore und Monitore

Leistung (engl. performance) insbesondere in SMP-Systemen [1]

• "spin locking" reduziert ggf. massiv Busbandbreite

Robustheit (engl. robustness) "single point of failure"

• ein im kritischen Abschnitt scheiternder Prozess kann schlimmstenfalls das ganze System lahm legen

Einplanung (engl. scheduling) wird behindert bzw. nicht durchgesetzt

- un- bzw. weniger wichtige Prozesse können wichtige Prozesse "ausbremsen" bzw. scheitern lassen
- Prioritätsverletzung, Prioritätsumkehr [3]
 - Mars Pathfinder [5, 2]

Verklemmung (engl. deadlock) einiger oder sogar aller Prozesse

Optimistisches Verfahren der Synchronisation

Nebenläufigkeit unterstützen, nicht einschränken wie beim wechselseitigen Ausschluss

Koordinierung sich einander ggf. überlappender Aktivitäten, ohne dabei gleichzeitige Prozesse auszuschließen

- toleriert (pseudo-) parallele Programmausführungen
 - parallel pseudoparallel
- Multiprozessor, wirkliche Parallelität
- oparallel Uniprozessor, Parallelität durch Unterbrechungen
- die Verfahren greifen auf nichtprivilegierte Befehle der ISA zurück
 - CISCTAS, FAA, <u>CAS</u> bzw. CMPXCHGRISCLL/SC
- d.h., sie funktionieren im Benutzer- wie auch im Systemmodus

Beachte

- kein wechselseitiger Ausschluss ⇒ Verklemmungsvorbeugung
- die benutzten Befehle müssen "echte" Elementaroperationen

©wosch (Lehrstuhl Informatik 4)

Systemprogrammierung

SP2 # WS 2014/15

19 / 34

C | X-4 Befehlssatzebene

4 Nichtblockierende Synchronisation

4.2 Prinzip

Muster nichtblockierender Synchronisation (NBS)

erledige NBS mit CAS;

wiederhole

ziehe *lokale Kopie* des Inhalts der *Adresse* einer globalen Variablen; verwende die Kopie, um einen neuen *lokalen Wert* zu berechnen; versuche CAS: sichere den *lokalen Wert* an die *Adresse*, wenn ihr Inhalt immer noch mit dem Wert der *lokalen Kopie* identisch ist; solange CAS scheitert;

basta.

pros

- Tolerierung beliebiger Überlappungsmuster
- transparent für die Einplanung: keine Prioritätsumkehr
- Verklemmungsvorbeugung: kein wechselseitiger Ausschluss
- Robustheit: keine hängenden Sperren bei Programmabbrüchen

cons

- Wiederverwendung sequentieller Altsoftware unmöglich
- Gefahr von Verhungerung (engl. starvation) in simplen Lösungen
- Entwicklung nebenläufiger Varianten im Regelfall nicht trivial

Bedingte Wertzuweisung: Compare and Swap, CAS

- ref die Adresse des atomar, bedingt zu ändernden Speicherworts
- exp
 der unter der Adresse ref erwartete alte Wert
- der unter der Adresse ref zu speichernde <u>neue</u> Wert
 - die Speicherung erfolgt nur, wenn der unter ref gespeicherte Wert dem erwarteten Wert exp gleicht
 - lag Gleichheit vor, liefert die Funktion true, anderenfalls false

©wosch (Lehrstuhl Informatik 4)

Systemprogrammierung

SP2 # WS 2014/15

21 / 34

C | X-4 Befehlssatzebene

4 Nichtblockierende Synchronisation

4.3 Elementaroperation

Bedingte Wertzuweisung: CAS als Spezialbefehl (x86)

lock

sete

- setzt die Bussperre für den nachfolgenden Befehl
- zwingend für Multi(kern)prozessorsysteme, optional sonst

cmpxchgl

- compare & exchange: $ZF = true \rightarrow Speicherung erfolgt$
- definiert Variable done mit dem Wert des ZF-Bits

Sperrfreie (engl. lock-free) Wartestapelmanipulation

LCFS (Abk. für engl. last come, first served)

```
#define CAS(r,e,v) cas((word_t*)r, (word_t)e, (word_t)v)
```

©wosch (Lehrstuhl Informatik 4)

Systemprogrammierung

SP2 # WS 2014/15

23 / 34

C | X-4 Befehlssatzebene

4 Nichtblockierende Synchronisation

4.4 Anwendung

Problem ABA

Transaktion gelingt trotz zwischenzeitlicher Änderungen

Phänomen der nichtblockierenden Synchronisation auf Basis eines CAS, d.h., einer ELOP, die inhaltsbasiert arbeitet¹

- ullet angenommen zwei Fäden, F_1 und F_2 , stehen im Wettstreit um eine gemeinsame Variable V
 - F_1 liest den Wert A von V, speichert diesen als Kopie, wird dann allerdings vor dem CAS_V für unbestimmte Zeit verzögert
 - F_2 durchläuft dieselbe Sequenz, schafft jedoch mittels CAS $_V$ den Wert B an V zuzuweisen
 - anschließend wird (in einem weiteren Durchlauf dieser Sequenz) wieder der ursprüngliche Wert A an V zugewiesen
 - F_1 setzt seine Ausführung mit CAS $_V$ fort, erkennt, dass V den Wert A seiner Kopie speichert und überschreibt V
- im Ergebnis kann dieses Überlappungsmuster dazu führen, dass F_1 mittels CAS_V einen falschen Wert nach V transferiert

¹Bei Adressreservierung wie z.B. mit LL/SC besteht dieses Problem nicht.

Problem ABA: Wartestapel mit Wettlaufsituation

Ausgangszustand der (LCFS) Liste: $head \Rightarrow A \Rightarrow B \Rightarrow C$, head ist ref_{CAS} :

			CAS	-Param		
	\mathbb{M}	Op.	*ref	exp	val	Liste
1.	F_1	pull	А	Α	В	unverändert
2.	F_2	pull	Α	Α	В	ref \$ B \$ C
3.	F_2	pull	В	В	C	ref <i>⇒ C</i>
4.	F_2	push	C	C	Α	$ref \diamondsuit A \diamondsuit C$
5.	$\overline{F_1}$	pull	Α	Α	В	ref \$B\$⊕

- 1. F_1 wird im pull vor CAS unterbrochen, behält lokalen Zustand bei
- 2.–4. F_2 führt die Operationen komplett aus, aktualisiert die Liste
 - 5. F_1 beendet pull mit dem zum Zeitpunkt 1. gültigen lokalen Zustand

©wosch (Lehrstuhl Informatik 4)

Systemprogrammierung

SP2 # WS 2014/15

25 / 34

C | X-4 Befehlssatzebene

4 Nichtblockierende Synchronisation

4.4 Anwendung

Kritische Variable mittels "Zeitstempel" absichern

Abhilfe besteht darin, den umstrittenen Zeiger (nämlich item) um einen problemspezifischen Generationszähler zu erweitern

Etikettieren

- Zeiger mit einem Anhänger (engl. tag) versehen
- Ausrichtung (engl. alignment) ausnutzen, z.B.:

$$sizeof(chain_{-}t) \sim 4 = 2^{2} \Rightarrow n = 2$$

 $\Rightarrow chain_{-}t * ist Vielfaches von 4$
 $\Rightarrow chain_{-}t *_{Bits[0:1]} immer 0$

DCAS

- Platzhalter für *n*-Bit Marke/Zähler in jedem Zeiger
- Abk. für (engl.) double compare and swap
- Marke/Zähler als elementaren Datentyp auslegen
 - unsigned int hat Wertebereich von z.B. $[0, 2^{32} 1]$
- zwei Maschinenworte (Zeiger, Marke/Zähler) ändern
- push bzw. pull verändern sodann den Zeigerwert um eine Generation

Generationszähler "considered harmful"?

Abhilfe (engl. workaround) zum ABA-Problem → Bedingte Lösung

- die Effektivität des Lösungsansatzes steht und fällt mit dem für den Generationszähler definierten **endlichen Wertebereich**
 - dessen Auslegung letztlich vom jeweiligen Anwendungsfall abhängt
- Überlappungsmuster gleichzeitiger Prozesse haben Einfluss auf den für den Generationszähler zur Verfügung zu stellenden Wertebereich
 - bestimmt durch Zusammenspiel und Anzahl der wettstreitigen Fäden
 - ein Bit kann reichen, ebenso, wie ein unsigned int zu klein sein kann
- diese, dem jeweiligen Anwendungsfall zu entnehmenden Muster zu entdecken, ist zumeist schwer und nicht selten unmöglich

Vorbeugung (engl. *prevention*) muss zuerst kommen — sofern machbar:

- beliebige Überlappungsmuster konstruktiv (Entwurf) ausschließen
- oder auf Adressreservierungsverfahren der Hardware zurückgreifen
 - unterstützt nicht jede Hardware, ist nur typisch für RISC
 - z.B. ELOP-Paar load linked, store conditional (LL/SC) verwenden

©wosch (Lehrstuhl Informatik 4)

Systemprogrammierung

SP2 # WS 2014/15

27 / 34

C | X-4 Befehlssatzebene

4 Nichtblockierende Synchronisation

4.5 Diskussion

Wiederholungsversuche — Aktives Warten?

Scheitern der etwa durch CAS² abzuschließenden **Transaktion** zieht die Wiederholung des kompletten Vorbereitungsvorgangs nach sich

- je höher der Grad an Wettstreitigkeit unter gleichzeitigen Prozessen, umso höher die Wahrscheinlichkeit, dass CAS scheitert
- ein zur Umlaufsperre sehr ähnliches Problem ergibt sich, das jedoch durch sensitive Techniken gleicher Art lösbar ist (vgl. S. 13–14)
 - Häufigkeit von "read-modify-write"-Zyklen pro Durchlauf minimieren
 - prozessspezifisches Zurücktreten vom erneuten Transaktionsversuch
 - variable Wartezeiten, um Konflikte bei Wiederholungen zu vermeiden

Unterschied zur Umlaufsperre

- gleichzeitige Prozesse müssen nicht untätig darauf warten, dass ein kritischer Abschnitt entsperrt wird und somit frei ist
- im Gegensatz zur Umlaufsperre kommen sie während ihrer Wartezeit mit ihren (lokalen) Berechnungen voran

²Für LL/SC-artige Elementaroperationen gilt dies ebenfalls.

- Unterbrechungssteuerung
 - Prinzip
 - Implementierung
- 2 Schlossvariable
 - Definition
 - Implementierung
 - Diskussion
- 3 Nichtblockierende Synchronisation
 - Prinzip
 - Elementaroperation
 - Anwendung
 - Diskussion
- 4 Zusammenfassung
- 5 Anhang

©wosch (Lehrstuhl Informatik 4)

Systemprogrammierung

SP2 # WS 2014/15

29 / 34

C | X-4 Befehlssatzebene

5 Zusammenfassung

Resümee

- Unterbrechungssteuerung ist leicht, aber nicht immer zweckmäßig
 - verlangt von den Prozessen besondere Rechte: privilegierte Befehle
 - unbeteiligte gleichzeitige Prozesse werden unnötig ausgesperrt
 - externe Ereignisse (Interrupts) können verloren gehen
 - ungeeignet für Multi(kern)prozessorsysteme: lokale Signifikanz
- die Schlossvariable kommt meist mit Umlaufsperre zum Einsatz
 - pessimistischer Ansatz zum Schutz kritischer Abschnitte: leicht
 - gleichzeitige Prozesse werden als sehr wahrscheinlich angenommen
 - bezogen auf den jeweils zu schützenden kritischen Abschnitt
 - im Regelfall bedingen Leistungsanforderungen sensitive Verfahren
 - Häufigkeit von "read-modify-write"-Zyklen pro Durchlauf minimieren
 - prozessspezifisches Zurücktreten vom erneuten Schließversuch mit TAS
 variable Wartezeiten, um Konflikte bei Wiederholungen zu vermeiden
 - als blockierende Synchronisation besteht hohe Verklemmungsgefahr
- nichtblockierende Synchronisation ist frei von Verklemmungen
 - optimistischer Ansatz zum Schutz kritischer Abschnitte: schwer
 - die Verfahren müssen ebenfalls sensitiv für Plattformeigenschaften sein

C | X-4 Befehlssatzebene 5 Zusammenfassung 5.1 Bibliographie

Literaturverzeichnis

[1] BRYANT, R.; CHANG, H.-Y.; ROSENBURG, B. S.: Experience Developing the RP3 Operating System. In: Computing Systems 4 (1991), Nr. 3, S. 183–216

[2] JONES, M. B.:

What really happened on Mars?

http://www.research.microsoft.com/~mbj/Mars_Pathfinder/Mars_Pathfinder.html, 1997

[3] LAMPSON, B. W.; REDELL, D. D.:
 Experiences with Processes and Monitors in Mesa.
 In: Communications of the ACM 23 (1980), Febr., Nr. 2, S. 105–117

[4] PAPAMARCOS, M. S.; PATEL, J. H.:

A Low-Overhead Coherence Solution for Multiprocessors with Private Cache Memories. In: Proceedings of the 11th Annual International Symposium on Computer Architecture (ISCA '84), June 5–7, 1984, Ann Arbor, Michigan, USA, ACM Press, 1984, S. 348–354

[5] WILNER, D. :

Vx-Files: What really happened on Mars? Keynote at the 18th IEEE Real-Time Systems Symposium (RTSS '97), Dez. 1997

©wosch (Lehrstuhl Informatik 4)

Systemprogrammierung

SP2 # WS 2014/15

31 / 34

C | X-4 Befehlssatzebene

6 Anhang

Gliederung

- Unterbrechungssteuerung
 - Prinzip
 - Implementierung
- 2 Schlossvariable
 - Definition
 - Implementierung
 - Diskussion
- 3 Nichtblockierende Synchronisation
 - Prinzip
 - Elementaroperation
 - Anwendung
 - Diskussion
- 4 Zusammenfassung
- 6 Anhang

Zurücktreten vom aktiven Warten mit Prozessorabgabe

```
void lv_backoff(lock_t *lock) {
    time_t t0, t1, t2;

    t0 = ps_pitch(pd_being());

    t1 = t_stamp();
    lv_suspend(lock);
    t2 = t_stamp();

    if (t_pitch(t1, t2) < t0)
        ps_delay(t0 - t_pitch(t1, t2));
}</pre>
```

Prozessverwaltung

ps_pitch definiert den Abstand zum nächsten Versuch ps_delay verzögert den Prozess: Prozessorabgabe

Zeitverwaltung

t_stamp liefert einen Zeitwertt_pitch berechnet Zeitabstand

Beachte: Benutzte Abstraktionsebene

- Prozessorabgabe setzt ein Prozesskonzept voraus, das typischerweise von einem Betriebssystem bereitgestellt wird
- in dieser Implementierungsvariante wird die Umlaufsperre zu einem Konzept der Maschinenprogrammebene

©wosch (Lehrstuhl Informatik 4)

Systemprogrammierung

SP2 # WS 2014/15

33 / 34

C | X-4 Befehlssatzebene

6 Anhang

6.1 Umlaufsperre

Prozessorabgabe: passives Warten auf Freigabe der Sperre

```
Laufbereit bleibend
void lv_suspend(lock_t *lock) {
    ps_forgo();
}
```

Effektivität hängt stark ab von der Umplanungsstrategie:

RR der Prozess kommt ans Ende der Bereitliste ©

sonst seine (stat./dyn.) Priorität bestimmt die Listenposition

- ggf. landet er ganz vorne
- so dass er weiterläuft

Sperrfreigabe erwartend

```
void lv_suspend(lock_t *lock) {
    ps_sleep(&lock->bell);
}
```

schlafen legende Schlossvariable (engl. sleeping lock)

Bedingungssynchronisation

Angepasste Sperrfreigabe

```
void lv_release (lock_t *lock) {
    lock->bolt = 0;
    ps_rouse(lock);
}
```

Wach bleiben oder schlafen legen...

• eine Frage des jew. Anwendungsprofils und der Einplanungsstrategie